扫码关注我们
提交的问题我们会在24小时内给您回复！
下载中心
请填写下面的表格下载文档。
技术支持
使用多FPGA联合调试技术
在单一的FPGA内调试设计是一个相对简单的任务，然而针对多FPGA的调试操作往往是一个极其漫长而又颇费劳力的过程。手动技术只允许一次调试一颗FPGA， 而传统的工具如外部逻辑分析仪或FPGA内部的逻辑分析仪针对多FPGA调试往往又有局限。通过手动流程，只能侦测到FPGA内部的错误，而对跨FPGA的信号交互缺无能为力，因此很难对设计的整体功能进行测试。外部逻辑分析仪的探针数目有限，而且需要设计者将需观测的信号拉至顶层I/O。由于这些问题的存在，FPGA的调试一直不是很充分，取而代之的是通过软件仿真来完成。
Download PDF使用多FPGA联合调试技术
在单一的FPGA内调试设计是一个相对简单的任务，然而针对多FPGA的调试操作往往是一个极其漫长而又颇费劳力的过程。手动技术只允许一次调试一颗FPGA， 而传统的工具如外部逻辑分析仪或FPGA内部的逻辑分析仪针对多FPGA调试往往又有局限。通过手动流程，只能侦测到FPGA内部的错误，而对跨FPGA的信号交互缺无能为力，因此很难对设计的整体功能进行测试。外部逻辑分析仪的探针数目有限，而且需要设计者将需观测的信号拉至顶层I/O。由于这些问题的存在，FPGA的调试一直不是很充分，取而代之的是通过软件仿真来完成。
使用多FPGA联合调试技术
在单一的FPGA内调试设计是一个相对简单的任务，然而针对多FPGA的调试操作往往是一个极其漫长而又颇费劳力的过程。手动技术只允许一次调试一颗FPGA， 而传统的工具如外部逻辑分析仪或FPGA内部的逻辑分析仪针对多FPGA调试往往又有局限。通过手动流程，只能侦测到FPGA内部的错误，而对跨FPGA的信号交互缺无能为力，因此很难对设计的整体功能进行测试。外部逻辑分析仪的探针数目有限，而且需要设计者将需观测的信号拉至顶层I/O。由于这些问题的存在，FPGA的调试一直不是很充分，取而代之的是通过软件仿真来完成。
使用多FPGA联合调试技术
在单一的FPGA内调试设计是一个相对简单的任务，然而针对多FPGA的调试操作往往是一个极其漫长而又颇费劳力的过程。手动技术只允许一次调试一颗FPGA， 而传统的工具如外部逻辑分析仪或FPGA内部的逻辑分析仪针对多FPGA调试往往又有局限。通过手动流程，只能侦测到FPGA内部的错误，而对跨FPGA的信号交互缺无能为力，因此很难对设计的整体功能进行测试。外部逻辑分析仪的探针数目有限，而且需要设计者将需观测的信号拉至顶层I/O。由于这些问题的存在，FPGA的调试一直不是很充分，取而代之的是通过软件仿真来完成。
